2010年01月14日
次世代高密度半導体パッケージの開発を支援
シリコン貫通電極のDNP標準デザイン評価用基板を販売開始
大日本印刷株式会社（本社:東京 社長:北島義俊 資本金:1,144億円 以下:DNP）は、高密度半導体パッケージの次世代実装技術であるシリコン貫通電極（TSV:Through Silicon Via）（*1）の実用化を容易にするDNP標準デザインの評価用基板を開発しました。TSVによる半導体パッケージは、シリコンウェハを使用した貫通電極で、高密度配線、高い高周波特性などの特徴があり、高密度次世代半導体パッケージとして有力視されています。しかし、その実用化に向けた開発においては、種々の検証と評価に期間とコストがかかり障害となっていました。
今回ＤＮＰが販売する標準デザイン評価用基板は、そのシリコンインターポーザーの汎用型となるもので、ビア径φ50μm、深さ（厚さ）400μmで高アスペクト（1：8）の特徴があり、TSV実装のために必要な機能を網羅し、高密度半導体パッケージの開発を推進することに有効です。この評価用基板は、標準タイプとして製造する事により、従来個別に提供していた評価用基板と比較しておよそ半分以下の低価格と、短納期での提供が可能で、本年1月より販売を開始します。
【開発の背景】
スーパーコンピューターなどのCPUプロセッサーや、メモリーデバイスをより小型化、高性能化するため、複数のICチップを積層する高密度パッケージ技術の開発が進められています。この高密度パッケージ技術の一つとして、ICチップを積層する際に、従来のワイヤーボンディングによるICチップの接続を、TSVに置き換えるシリコンインターポーザーが注目されています。シリコンインターポーザーは、樹脂インターポーザーと違い、接続層が半導体チップと同じシリコンであるため、半導体チップを積層して接続する際、熱による膨張率が同じであることから接続信頼性が高く、高周波領域でも動作特性が良いという利点があります。また、ワイヤーボンディングより微細な配線や接合形成が可能です。
しかし、TSV実装を実用化するためには、評価用のシリコンインターポーザーが必要となりますが、そのコストと製作期間が問題となっていました。このため、TSVを使った高密度パッケージ技術の開発は研究所レベルで、実用化するためには安価で短納期なTSV評価用基板が求められていました。
DNPは、こうした要望に応えるため、DNP標準デザインにてTSVの評価用基板を生産することにより、低価格・短納期でのTSV評価用基板の供給が可能となりました。本基板では、TSV基本特性（電気抵抗、高周波特性など）の確認が可能で、基板の表裏配線層には顧客の希望どおりに配線設計をカスタマイズすることも出来ます。
【DNP標準デザインTSV貫通電極評価用基板の仕様】
DNP標準デザイン仕様は、ビア径φ50μm、ランド径φ110μm、ピッチ200μm、深さ（厚さ）400μmで高アスペクト比（1：8）、TSV貫通部を銅めっきで形成し、表裏1層〜2層の配線層を有する仕様となっています。 また、対応ウェハサイズとして、φ6インチ、φ8インチウェハを準備しています。
【今後の展開】
DNPは、今後成長が期待される高密度パッケージ技術のチップ積層化技術として、TSV実装によるインターポーザーを開発している企業に対して、DNP標準デザインにてTSVの評価用基板を販売するとともに、MEMSファンダリーメーカーとして、高密度パッケージ技術における多様なソリューションを提供していきます。
なお、1月20日（水）から東京ビッグサイトで開催される「インターネプコン・ジャパン（第11回プリント配線板EXPO）」のDNPブース（東18-4）に、本製品を展示する予定です。
（*1）TSVとは、電子部品である半導体の実装技術の1つであり、シリコン製半導体チップの内部を垂直に貫通する電極のことである。複数枚のチップを重ねて1つのパッケージに収める場合に、従来ではワイヤ・ボンディングで行なわれている上下のチップ同士の接続をこの貫通電極で行なう。
